(相关资料图)

东京电子今日宣布，其等离子体蚀刻系统的开发和制造基地已经开发出一种创新的通孔蚀刻技术，用于堆叠超过400层的先进3D NAND闪存芯片。开发团队的新工艺首次将电介质蚀刻应用带入低温范围，从而打造了一个具有极高蚀刻率的系统。

这项创新的技术不仅能在短短33分钟内完成10微米深度的高纵横比蚀刻，缩减了耗时，而且蚀刻结构的几何形状相当明显，有助于制造更高容量的3D NAND闪存芯片。东京电子还提供了蚀刻后的相关图像，展示了开发的成果。其中包括显示了蚀刻后通孔图案的横截面SEM图像，以及孔底的FIB切割图像，另外还有东京电子的3D NAND闪存芯片的一个案例。

东京电子称开发该项技术的团队将于2023年6月11日至6月16日，在京都举行的2023年超大规模集成电路技术和电路研讨会上发表最新的研究成果报告。这是最负盛名的国际半导体研究会议之一，利用这一机会，东京电子将展示为半导体技术创新和全球环境所做的努力。

关键词：